Site WWW de Laurent Bloch
Slogan du site

ISSN 2271-3905
Cliquez ici si vous voulez visiter mon autre site, orienté vers des sujets moins techniques.

Pour recevoir (au plus une fois par semaine) les nouveautés de ce site, indiquez ici votre adresse électronique :

Forum de l’article

Les processeurs de Kalray, les propositions de Hennessy et Patterson

modération a priori

Ce forum est modéré a priori : votre contribution n’apparaîtra qu’après avoir été validée par un administrateur du site.

Qui êtes-vous ?
Votre message

Pour créer des paragraphes, laissez simplement des lignes vides.

Lien hypertexte

(Si votre message se réfère à un article publié sur le Web, ou à une page fournissant plus d’informations, vous pouvez indiquer ci-après le titre de la page et son adresse.)

Rappel de la discussion
Les processeurs de Kalray, les propositions de Hennessy et Patterson
Jean - le 7 juin 2020

Est on loin de construire un ordinateur grand public avec un processeur Kalray ?
On se prend à rêver d’une commande d’une institution française (éduc nat ?) pour s’équiper de tels PC, libres de A a Z ... histoire de soutenir cette innovation.

Les processeurs de Kalray, les propositions de Hennessy et Patterson
Laurent Bloch - le 7 juin 2020

Alors, les processeurs Kalray sont clairement du haut de gamme, pour des serveurs de calcul intensif, pas pour le grand public, c’est sans doute là d’ailleurs une source de difficultés, parce que ce marché est étroit.

Pour le marché grand public, ce que propose Hennessy et Patterson me semble plus abordable : une matrice de processeurs RISC-V en 28nm fabriqués à Crolles (on peut rêver un peu, hein).

À noter que la seconde solution serait beaucoup moins chère que la première, mais que les techniques de programmation à mettre en œuvre seraient assez similaires. Portage du logiciel Kalray sur cette architecture bon marché ?

Gros obstacle : expliquer cela à des décideurs français parfaitement incultes scientifiquement et techniquement.

Les processeurs de Kalray, les propositions de Hennessy et Patterson
Dav - le 8 juin 2020

Merci pour cet article !

Je voudrais juste donner quelques éléments de réponse aux commentaires précédents.

La programmation d’une machine parallèle est quelque chose de complexe, seul un langage haut niveau et de l’ordonnancement automatique permet d’être efficace (et maintenir le développeur en bonne santé !).

D’ailleurs les applications cloud d’aujourd’hui son hyper parallélisees et assez dataflow mais c’est surtout car les processus (services) sont assez indépendants. Par exemple les visiteurs d’un site web sont traités à part. L’intelligence se trouve au niveau du maintien de la cohérence dans les bases de données.

La complexité d’une puce très parallèle est l’entrée, la sortie des donnés ainsi que leur routage dans la puce (et le maintien de cette cohérence).

Il ne suffit pas de relier 64 RISC-V pour obtenir un Kalray. Comment communiquent ils entre eux, comment accèdent ils aux données ?

Ça dépend de l’application et du paradigme : pour un parallélisme très fin, il faut des synchronisations efficaces et rapides et du partage de données. Ce qui implique de coupler fortement ces coeurs RISC V. Pour du parallélisme a gros grain type dataflow, c’est-à-dire quand des tâches longues sont mises en parallel, on est moins exigeant, on peut les relier par un réseau, mais toutes les applications ne permettent pas ce niveau de découpage.

Les processeurs de Kalray, les propositions de Hennessy et Patterson
Benoît Dinechin - le 9 juin 2020

Les processeurs MPPA Kalray se distinguent des processeurs pour stations de travail ou de serveurs en raison d’objectifs différents :
- Le coeur KVX des processeurs Kalray est conçu pour l’efficacité énergétique, la prédictabilité des temps d’exécution, et la haute performances sur des applications sécifiques de traitement numérique, de signal, d’image et d’intelligence artificielle. Par comparaison, les coeurs généralistes tels x86 et Cortex ARMv8 sont conçus pour minimiser la latence d’exécution, au détriment de l’efficacité énergétique et de la prédictabilité des temps d’exécution. En particulier, coeur KVX est capable de lancer plusieurs instructions à chaque cycle selon les principes de l’architecture VLIW (’Very Long Instruction Word’), précédemment appliqués dans les coeurs Intel IA64 ou Texas Instruments C6X. Sur les coeurs d’architecture x86, ARM ou RISC-V, le parallélisme entre instructions ne peut être exploité que par une micro-architecture superscalaire, gourmande en énergie et incompatible avec la predictabilité des temps d’exécution.
- L’architecture pluri-coeurs (’manycore’) des processeurs MPPA de Kalray applique les principes de l’architecture GPGPU, en particulier la cohérence des caches n’est [par défaut] assurée qu’en interne aux unités multi-coeurs de 16 coeurs (’compute clusters’) qui composent le processeur, de même que sur un GPGPU la cohérence des caches et les synchronizations rapides ne sont disponibles qu’en interne aux ’streaming multiprocessors (SM)’. Ces choix d’architecture privilégient là encore l’efficacité énergétique et la prédictabilité des temps d’exécution, tout en autorisant le passage à un grand nombre de coeurs. Ces choix sont compatibles avec les modèles de programmation utilisés en embarqué (défense, aéronautique, automobile) et en accélération de CPU traditionnels.

Derniers commentaires

Analyse de l’algorithme de Fibonacci
Cet article me fait penser à la manière dont j’ai été bluffé par ChatGPT qui me proposait (...)

Quand la machine apprend
Passionnant livre, parmi l’abondante et inégale floraison actuelle de bouquins sur l’IA. Au (...)

Controverses autour du Système d’information (SI)
Les traités d’informatisation des années 1960 (CEGOS- G. Bauvin, etc.) expliquaient déjà que (...)

Informatique confidentielle
Je cite "moins d’une machine virtuelle que d’un système exploitation virtuel". On a vraiment (...)

Pourquoi Scheme ?
Je suis étonné de la citation suivante dans le contexte d’un article "Pourquoi Scheme ?" : (...)